Philip Wong della TSMC ( e anche professore Standford) ha parlato al summit ERI di tecnologie alla base dell`Heterogeneous Packaging.
Cosi come era pensabile e` stato messo in luce come le cpu abbiano scarsita di bandwidth ed e` assolutamente necessario incrementare l` IO count.
Oggi il passo di incollaggio tra il top chip e quello sotto e` di 40 micrometri, il quale permette di produrre strutture quali quella sopra. Piu avanti come sviluppo ce anche la tecnologia a 9 micrometri e infine quella a 100 nanometri molto avanzata.
Parlando di memorie, i chip HBM possono essere impilati nel substrato come nella soluzione COWOS di sopra, mentre altrimenti possono essere messi direttamente sul chip attivo (caso di alcuni soc quali il Raspberry). Il futuro e` dunque nell `integrazione totale del sistema tramite stacking, chip on chip e monolitico 3d.
Un piccolo discorso a parte merita il cosidetto EMIB, ossia un ponte di collegamento Die-to-Die ad alte performance sviluppato da Intel. Esso non e` un tipico interposer ma utilizza molteplici ponti di Silicio. Tutto e di piu nei link.
Links
https://www.tsmc.com/static/english/campaign/VLSI2020/index.htm
https://www.intel.it/content/www/it/it/silicon-innovations/6-pillars/emib.html
